123456789101112131415161718192021222324252627282930313233343536373839404142434445464748495051525354555657585960616263646566676869707172737475767778798081828384858687888990919293949596979899100101102103104105106107108109110111112113114115116117118119120121122123124125126127128129130131132133134135136137138139140141142143144145146147148149150151152153154155156157158159160161162163164165166167168169170171172173174175176177178179180181182183184185186187188189190191192193194195196197198199200201202203204205206207208209210211212213214215216217218219220221222223224225226227228229230231232233234235236237238239240241242243244245246247248249250251252253254255256257258259260261262263264265266267268269270271272273274275276277278279280281282283284285286287288289290291292293294295296297298299300301302303304305306307308309310311312313314315316317318319320321322323324325326327328329330331332333334335336337338339340341342343344345346347348349350351352353354355356357358359360361362363364365366367368369370371372373374375376377378379380381382383384385386387388389390391392393394395396397398399400401402403404405406407408409410411412413414415416417418419420421422423424425426427428429430431432433434435436437438439440441442443444445446447448449450451452453454455456457458459460461462463464465466467468469470471472473 |
- <?xml version="1.0" encoding="UTF-8"?>
- <!-- Product Version: Vivado v2018.2 (64-bit) -->
- <!-- -->
- <!-- Copyright 1986-2018 Xilinx, Inc. All Rights Reserved. -->
-
- <Project Version="7" Minor="38" Path="/home/pfaure/Documents/PSI/Processeur/Processeur.xpr">
- <DefaultLaunch Dir="$PRUNDIR"/>
- <Configuration>
- <Option Name="Id" Val="c2fc77f80b2a4a04afc3ac9eb7900c74"/>
- <Option Name="Part" Val="xc7a35tcpg236-1"/>
- <Option Name="CompiledLibDir" Val="$PCACHEDIR/compile_simlib"/>
- <Option Name="CompiledLibDirXSim" Val=""/>
- <Option Name="CompiledLibDirModelSim" Val="$PCACHEDIR/compile_simlib/modelsim"/>
- <Option Name="CompiledLibDirQuesta" Val="$PCACHEDIR/compile_simlib/questa"/>
- <Option Name="CompiledLibDirIES" Val="$PCACHEDIR/compile_simlib/ies"/>
- <Option Name="CompiledLibDirXcelium" Val="$PCACHEDIR/compile_simlib/xcelium"/>
- <Option Name="CompiledLibDirVCS" Val="$PCACHEDIR/compile_simlib/vcs"/>
- <Option Name="CompiledLibDirRiviera" Val="$PCACHEDIR/compile_simlib/riviera"/>
- <Option Name="CompiledLibDirActivehdl" Val="$PCACHEDIR/compile_simlib/activehdl"/>
- <Option Name="TargetLanguage" Val="VHDL"/>
- <Option Name="SimulatorLanguage" Val="VHDL"/>
- <Option Name="BoardPart" Val=""/>
- <Option Name="SourceMgmtMode" Val="DisplayOnly"/>
- <Option Name="ActiveSimSet" Val="sim_1"/>
- <Option Name="DefaultLib" Val="xil_defaultlib"/>
- <Option Name="ProjectType" Val="Default"/>
- <Option Name="IPOutputRepo" Val="$PCACHEDIR/ip"/>
- <Option Name="IPCachePermission" Val="read"/>
- <Option Name="IPCachePermission" Val="write"/>
- <Option Name="EnableCoreContainer" Val="FALSE"/>
- <Option Name="CreateRefXciForCoreContainers" Val="FALSE"/>
- <Option Name="IPUserFilesDir" Val="$PIPUSERFILESDIR"/>
- <Option Name="IPStaticSourceDir" Val="$PIPUSERFILESDIR/ipstatic"/>
- <Option Name="EnableBDX" Val="FALSE"/>
- <Option Name="DSAVendor" Val="xilinx"/>
- <Option Name="DSABoardId" Val="basys3"/>
- <Option Name="DSANumComputeUnits" Val="16"/>
- <Option Name="WTXSimLaunchSim" Val="473"/>
- <Option Name="WTModelSimLaunchSim" Val="0"/>
- <Option Name="WTQuestaLaunchSim" Val="0"/>
- <Option Name="WTIesLaunchSim" Val="0"/>
- <Option Name="WTVcsLaunchSim" Val="0"/>
- <Option Name="WTRivieraLaunchSim" Val="0"/>
- <Option Name="WTActivehdlLaunchSim" Val="0"/>
- <Option Name="WTXSimExportSim" Val="2"/>
- <Option Name="WTModelSimExportSim" Val="2"/>
- <Option Name="WTQuestaExportSim" Val="2"/>
- <Option Name="WTIesExportSim" Val="2"/>
- <Option Name="WTVcsExportSim" Val="2"/>
- <Option Name="WTRivieraExportSim" Val="2"/>
- <Option Name="WTActivehdlExportSim" Val="2"/>
- <Option Name="GenerateIPUpgradeLog" Val="TRUE"/>
- <Option Name="XSimRadix" Val="hex"/>
- <Option Name="XSimTimeUnit" Val="ns"/>
- <Option Name="XSimArrayDisplayLimit" Val="64"/>
- <Option Name="XSimTraceLimit" Val="65536"/>
- <Option Name="MEMEnableMemoryMapGeneration" Val="TRUE"/>
- </Configuration>
- <FileSets Version="1" Minor="31">
- <FileSet Name="sources_1" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
- <Filter Type="Srcs"/>
- <File Path="$PSRCDIR/sources_1/new/ALU.vhd">
- <FileInfo>
- <Attr Name="UsedIn" Val="synthesis"/>
- <Attr Name="UsedIn" Val="simulation"/>
- </FileInfo>
- </File>
- <File Path="$PSRCDIR/sources_1/new/BancRegistres.vhd">
- <FileInfo>
- <Attr Name="UsedIn" Val="synthesis"/>
- <Attr Name="UsedIn" Val="simulation"/>
- </FileInfo>
- </File>
- <File Path="$PSRCDIR/sources_1/new/MemoireAdressesRetour.vhd">
- <FileInfo>
- <Attr Name="UsedIn" Val="synthesis"/>
- <Attr Name="UsedIn" Val="simulation"/>
- </FileInfo>
- </File>
- <File Path="$PSRCDIR/sources_1/new/MemoireInstructions.vhd">
- <FileInfo>
- <Attr Name="UsedIn" Val="synthesis"/>
- <Attr Name="UsedIn" Val="simulation"/>
- </FileInfo>
- </File>
- <File Path="$PSRCDIR/sources_1/new/MemoireDonnees.vhd">
- <FileInfo>
- <Attr Name="UsedIn" Val="synthesis"/>
- <Attr Name="UsedIn" Val="simulation"/>
- </FileInfo>
- </File>
- <File Path="$PSRCDIR/sources_1/new/MUX.vhd">
- <FileInfo>
- <Attr Name="UsedIn" Val="synthesis"/>
- <Attr Name="UsedIn" Val="simulation"/>
- </FileInfo>
- </File>
- <File Path="$PSRCDIR/sources_1/new/LC.vhd">
- <FileInfo>
- <Attr Name="UsedIn" Val="synthesis"/>
- <Attr Name="UsedIn" Val="simulation"/>
- </FileInfo>
- </File>
- <File Path="$PSRCDIR/sources_1/new/Etage1_LectureInstruction_NS.vhd">
- <FileInfo>
- <Attr Name="UsedIn" Val="synthesis"/>
- <Attr Name="UsedIn" Val="simulation"/>
- </FileInfo>
- </File>
- <File Path="$PSRCDIR/sources_1/new/Etage1_LectureInstruction.vhd">
- <FileInfo>
- <Attr Name="UsedIn" Val="synthesis"/>
- <Attr Name="UsedIn" Val="simulation"/>
- </FileInfo>
- </File>
- <File Path="$PSRCDIR/sources_1/new/Etage2-5_Registres.vhd">
- <FileInfo>
- <Attr Name="UsedIn" Val="synthesis"/>
- <Attr Name="UsedIn" Val="simulation"/>
- </FileInfo>
- </File>
- <File Path="$PSRCDIR/sources_1/new/Etage3_Calcul.vhd">
- <FileInfo>
- <Attr Name="UsedIn" Val="synthesis"/>
- <Attr Name="UsedIn" Val="simulation"/>
- </FileInfo>
- </File>
- <File Path="$PSRCDIR/sources_1/new/Etage4_Memoire_NS.vhd">
- <FileInfo>
- <Attr Name="UsedIn" Val="synthesis"/>
- <Attr Name="UsedIn" Val="simulation"/>
- </FileInfo>
- </File>
- <File Path="$PSRCDIR/sources_1/new/Etage4_Memoire.vhd">
- <FileInfo>
- <Attr Name="UsedIn" Val="synthesis"/>
- <Attr Name="UsedIn" Val="simulation"/>
- </FileInfo>
- </File>
- <File Path="$PSRCDIR/sources_1/new/Pipeline_NS.vhd">
- <FileInfo>
- <Attr Name="UsedIn" Val="synthesis"/>
- <Attr Name="UsedIn" Val="simulation"/>
- </FileInfo>
- </File>
- <File Path="$PSRCDIR/sources_1/new/Pipeline.vhd">
- <FileInfo>
- <Attr Name="UsedIn" Val="synthesis"/>
- <Attr Name="UsedIn" Val="simulation"/>
- </FileInfo>
- </File>
- <File Path="$PSRCDIR/sources_1/new/Clock_Divider.vhd">
- <FileInfo>
- <Attr Name="UsedIn" Val="synthesis"/>
- <Attr Name="UsedIn" Val="simulation"/>
- </FileInfo>
- </File>
- <File Path="$PSRCDIR/sources_1/new/clk_wiz_0_clk_wiz.vhd">
- <FileInfo>
- <Attr Name="UsedIn" Val="synthesis"/>
- <Attr Name="UsedIn" Val="simulation"/>
- </FileInfo>
- </File>
- <File Path="$PSRCDIR/sources_1/new/clk_wiz_0.vhd">
- <FileInfo>
- <Attr Name="UsedIn" Val="synthesis"/>
- <Attr Name="UsedIn" Val="simulation"/>
- </FileInfo>
- </File>
- <File Path="$PSRCDIR/sources_1/new/ScreenProperties.vhd">
- <FileInfo>
- <Attr Name="UsedIn" Val="synthesis"/>
- <Attr Name="UsedIn" Val="simulation"/>
- </FileInfo>
- </File>
- <File Path="$PSRCDIR/sources_1/new/VGAControler.vhd">
- <FileInfo>
- <Attr Name="UsedIn" Val="synthesis"/>
- <Attr Name="UsedIn" Val="simulation"/>
- </FileInfo>
- </File>
- <File Path="$PSRCDIR/sources_1/new/font.vhd">
- <FileInfo>
- <Attr Name="UsedIn" Val="synthesis"/>
- <Attr Name="UsedIn" Val="simulation"/>
- </FileInfo>
- </File>
- <File Path="$PSRCDIR/sources_1/new/TableASCII.vhd">
- <FileInfo>
- <Attr Name="UsedIn" Val="synthesis"/>
- <Attr Name="UsedIn" Val="simulation"/>
- </FileInfo>
- </File>
- <File Path="$PSRCDIR/sources_1/new/Ecran.vhd">
- <FileInfo>
- <Attr Name="UsedIn" Val="synthesis"/>
- <Attr Name="UsedIn" Val="simulation"/>
- </FileInfo>
- </File>
- <File Path="$PSRCDIR/sources_1/new/System.vhd">
- <FileInfo SFType="VHDL2008">
- <Attr Name="UsedIn" Val="simulation"/>
- <Attr Name="UsedIn" Val="synthesis"/>
- </FileInfo>
- </File>
- <File Path="$PSRCDIR/sources_1/new/ScreenSystem.vhd">
- <FileInfo>
- <Attr Name="UsedIn" Val="synthesis"/>
- <Attr Name="UsedIn" Val="simulation"/>
- </FileInfo>
- </File>
- <File Path="$PSRCDIR/sources_1/new/Keyboard.vhd">
- <FileInfo>
- <Attr Name="UsedIn" Val="synthesis"/>
- <Attr Name="UsedIn" Val="simulation"/>
- </FileInfo>
- </File>
- <File Path="$PSRCDIR/sources_1/new/KeyboardControler.vhd">
- <FileInfo>
- <Attr Name="UsedIn" Val="synthesis"/>
- <Attr Name="UsedIn" Val="simulation"/>
- </FileInfo>
- </File>
- <File Path="$PSRCDIR/sources_1/new/SystemKeyboard.vhd">
- <FileInfo>
- <Attr Name="UsedIn" Val="synthesis"/>
- <Attr Name="UsedIn" Val="simulation"/>
- </FileInfo>
- </File>
- <File Path="$PSRCDIR/sources_1/new/SystemKeyboardScreen.vhd">
- <FileInfo>
- <Attr Name="UsedIn" Val="synthesis"/>
- <Attr Name="UsedIn" Val="simulation"/>
- </FileInfo>
- </File>
- <File Path="$PSRCDIR/sources_1/new/KeyboardToASCII.vhd">
- <FileInfo>
- <Attr Name="UsedIn" Val="synthesis"/>
- <Attr Name="UsedIn" Val="simulation"/>
- </FileInfo>
- </File>
- <File Path="$PSRCDIR/sources_1/new/Compteur_Y.vhd">
- <FileInfo>
- <Attr Name="UsedIn" Val="synthesis"/>
- <Attr Name="UsedIn" Val="simulation"/>
- </FileInfo>
- </File>
- <File Path="$PSRCDIR/sources_1/new/Compteur_X.vhd">
- <FileInfo>
- <Attr Name="UsedIn" Val="synthesis"/>
- <Attr Name="UsedIn" Val="simulation"/>
- </FileInfo>
- </File>
- <Config>
- <Option Name="DesignMode" Val="RTL"/>
- <Option Name="TopModule" Val="SystemKeyboardScreen"/>
- </Config>
- </FileSet>
- <FileSet Name="constrs_1" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
- <Filter Type="Constrs"/>
- <File Path="$PSRCDIR/constrs_1/imports/digilent-xdc-master/Basys-3-Master.xdc">
- <FileInfo>
- <Attr Name="ImportPath" Val="$PPRDIR/../../../../../Xilinx/digilent-xdc-master/Basys-3-Master.xdc"/>
- <Attr Name="ImportTime" Val="1614979917"/>
- <Attr Name="UsedIn" Val="synthesis"/>
- <Attr Name="UsedIn" Val="implementation"/>
- </FileInfo>
- </File>
- <Config>
- <Option Name="ConstrsType" Val="XDC"/>
- </Config>
- </FileSet>
- <FileSet Name="sim_1" Type="SimulationSrcs" RelSrcDir="$PSRCDIR/sim_1">
- <Filter Type="Srcs"/>
- <File Path="$PSRCDIR/sim_1/new/TestMemoireDonnees.vhd">
- <FileInfo>
- <Attr Name="UsedIn" Val="synthesis"/>
- <Attr Name="UsedIn" Val="simulation"/>
- </FileInfo>
- </File>
- <File Path="$PSRCDIR/sim_1/new/TestMemoireAdressesRetour.vhd">
- <FileInfo>
- <Attr Name="UsedIn" Val="synthesis"/>
- <Attr Name="UsedIn" Val="simulation"/>
- </FileInfo>
- </File>
- <File Path="$PSRCDIR/sim_1/new/TestBancRegistres.vhd">
- <FileInfo>
- <Attr Name="UsedIn" Val="synthesis"/>
- <Attr Name="UsedIn" Val="simulation"/>
- </FileInfo>
- </File>
- <File Path="$PSRCDIR/sim_1/new/TestALU.vhd">
- <FileInfo>
- <Attr Name="UsedIn" Val="synthesis"/>
- <Attr Name="UsedIn" Val="simulation"/>
- </FileInfo>
- </File>
- <File Path="$PSRCDIR/sim_1/new/TestMemoireInstructions.vhd">
- <FileInfo>
- <Attr Name="UsedIn" Val="synthesis"/>
- <Attr Name="UsedIn" Val="simulation"/>
- </FileInfo>
- </File>
- <File Path="$PSRCDIR/sim_1/new/Test_LC.vhd">
- <FileInfo>
- <Attr Name="UsedIn" Val="synthesis"/>
- <Attr Name="UsedIn" Val="simulation"/>
- </FileInfo>
- </File>
- <File Path="$PSRCDIR/sim_1/new/Test_MUX.vhd">
- <FileInfo>
- <Attr Name="UsedIn" Val="synthesis"/>
- <Attr Name="UsedIn" Val="simulation"/>
- </FileInfo>
- </File>
- <File Path="$PSRCDIR/sim_1/new/Test_Etape1_LectureInstruction.vhd">
- <FileInfo>
- <Attr Name="UsedIn" Val="synthesis"/>
- <Attr Name="UsedIn" Val="simulation"/>
- </FileInfo>
- </File>
- <File Path="$PSRCDIR/sim_1/new/Test_Etage3_Calcul.vhd">
- <FileInfo>
- <Attr Name="UsedIn" Val="synthesis"/>
- <Attr Name="UsedIn" Val="simulation"/>
- </FileInfo>
- </File>
- <File Path="$PSRCDIR/sim_1/new/Test_Etage4_Memoire.vhd">
- <FileInfo>
- <Attr Name="UsedIn" Val="synthesis"/>
- <Attr Name="UsedIn" Val="simulation"/>
- </FileInfo>
- </File>
- <File Path="$PSRCDIR/sim_1/new/Test_Etage2_5_Registres.vhd">
- <FileInfo>
- <Attr Name="UsedIn" Val="synthesis"/>
- <Attr Name="UsedIn" Val="simulation"/>
- </FileInfo>
- </File>
- <File Path="$PSRCDIR/sim_1/new/Test_Pipeline.vhd">
- <FileInfo>
- <Attr Name="UsedIn" Val="synthesis"/>
- <Attr Name="UsedIn" Val="simulation"/>
- </FileInfo>
- </File>
- <File Path="$PPRDIR/SimulationsConfig/Test_Etage4_Memoire_behav.wcfg">
- <FileInfo>
- <Attr Name="UsedIn" Val="simulation"/>
- </FileInfo>
- </File>
- <File Path="$PSRCDIR/sim_1/new/Test_Ecran.vhd">
- <FileInfo>
- <Attr Name="UsedIn" Val="synthesis"/>
- <Attr Name="UsedIn" Val="simulation"/>
- </FileInfo>
- </File>
- <File Path="$PSRCDIR/sim_1/new/Test_VGAControler.vhd">
- <FileInfo>
- <Attr Name="UsedIn" Val="synthesis"/>
- <Attr Name="UsedIn" Val="simulation"/>
- </FileInfo>
- </File>
- <File Path="$PSRCDIR/sim_1/new/Test_ScreenSystem.vhd">
- <FileInfo>
- <Attr Name="UsedIn" Val="synthesis"/>
- <Attr Name="UsedIn" Val="simulation"/>
- </FileInfo>
- </File>
- <File Path="$PSRCDIR/sim_1/new/TestTableASCII.vhd">
- <FileInfo>
- <Attr Name="UsedIn" Val="synthesis"/>
- <Attr Name="UsedIn" Val="simulation"/>
- </FileInfo>
- </File>
- <File Path="$PSRCDIR/sim_1/new/Test_KeyboardControler.vhd">
- <FileInfo>
- <Attr Name="UsedIn" Val="synthesis"/>
- <Attr Name="UsedIn" Val="simulation"/>
- </FileInfo>
- </File>
- <File Path="$PSRCDIR/sim_1/new/Test_Keyboard.vhd">
- <FileInfo>
- <Attr Name="UsedIn" Val="synthesis"/>
- <Attr Name="UsedIn" Val="simulation"/>
- </FileInfo>
- </File>
- <File Path="$PSRCDIR/sim_1/new/Test_Compteur.vhd">
- <FileInfo>
- <Attr Name="UsedIn" Val="synthesis"/>
- <Attr Name="UsedIn" Val="simulation"/>
- </FileInfo>
- </File>
- <File Path="$PSRCDIR/sim_1/new/Test_SystemKeyboardScreen.vhd">
- <FileInfo>
- <Attr Name="UsedIn" Val="synthesis"/>
- <Attr Name="UsedIn" Val="simulation"/>
- </FileInfo>
- </File>
- <Config>
- <Option Name="DesignMode" Val="RTL"/>
- <Option Name="TopModule" Val="Test_SystemKeyboardScreen"/>
- <Option Name="TopLib" Val="xil_defaultlib"/>
- <Option Name="TransportPathDelay" Val="0"/>
- <Option Name="TransportIntDelay" Val="0"/>
- <Option Name="SrcSet" Val="sources_1"/>
- <Option Name="XSimWcfgFile" Val="$PSIMDIR/sim_1/behav/xsim.dir/Test_Pipeline_behav/webtalk/Test_Pipeline_behav.wcfg"/>
- <Option Name="XSimWcfgFile" Val="$PSIMDIR/sim_1/behav/Test_Pipeline_behav.wcfg"/>
- <Option Name="XSimWcfgFile" Val="$PSIMDIR/sim_1/behav/Test_Pipeline_behav.wcfg"/>
- <Option Name="XSimWcfgFile" Val="$PPRDIR/SimulationsConfig/Test_Etage4_Memoire_behav.wcfg"/>
- </Config>
- </FileSet>
- </FileSets>
- <Simulators>
- <Simulator Name="XSim">
- <Option Name="Description" Val="Vivado Simulator"/>
- <Option Name="CompiledLib" Val="0"/>
- </Simulator>
- <Simulator Name="ModelSim">
- <Option Name="Description" Val="ModelSim Simulator"/>
- </Simulator>
- <Simulator Name="Questa">
- <Option Name="Description" Val="Questa Advanced Simulator"/>
- </Simulator>
- <Simulator Name="IES">
- <Option Name="Description" Val="Incisive Enterprise Simulator (IES)"/>
- </Simulator>
- <Simulator Name="Xcelium">
- <Option Name="Description" Val="Xcelium Parallel Simulator"/>
- </Simulator>
- <Simulator Name="VCS">
- <Option Name="Description" Val="Verilog Compiler Simulator (VCS)"/>
- </Simulator>
- <Simulator Name="Riviera">
- <Option Name="Description" Val="Riviera-PRO Simulator"/>
- </Simulator>
- </Simulators>
- <Runs Version="1" Minor="10">
- <Run Id="synth_1" Type="Ft3:Synth" SrcSet="sources_1" Part="xc7a35tcpg236-1" ConstrsSet="constrs_1" Description="Vivado Synthesis Defaults" WriteIncrSynthDcp="false" State="current" Dir="$PRUNDIR/synth_1" IncludeInArchive="true">
- <Strategy Version="1" Minor="2">
- <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2016"/>
- <Step Id="synth_design"/>
- </Strategy>
- <GeneratedRun Dir="$PRUNDIR" File="gen_run.xml"/>
- <ReportStrategy Name="Vivado Synthesis Default Reports" Flow="Vivado Synthesis 2017"/>
- <Report Name="ROUTE_DESIGN.REPORT_METHODOLOGY" Enabled="1"/>
- </Run>
- <Run Id="impl_1" Type="Ft2:EntireDesign" Part="xc7a35tcpg236-1" ConstrsSet="constrs_1" Description="Spread logic throughout the device to avoid creating congested regions. (medium setting)" WriteIncrSynthDcp="false" State="current" Dir="$PRUNDIR/impl_1" SynthRun="synth_1" IncludeInArchive="true" GenFullBitstream="false">
- <Strategy Version="1" Minor="2">
- <StratHandle Name="Congestion_SpreadLogic_medium" Flow="Vivado Implementation 2018"/>
- <Step Id="init_design"/>
- <Step Id="opt_design"/>
- <Step Id="power_opt_design"/>
- <Step Id="place_design">
- <Option Id="Directive">5</Option>
- </Step>
- <Step Id="post_place_power_opt_design"/>
- <Step Id="phys_opt_design" EnableStepBool="1">
- <Option Id="Directive">0</Option>
- </Step>
- <Step Id="route_design">
- <Option Id="Directive">7</Option>
- </Step>
- <Step Id="post_route_phys_opt_design"/>
- <Step Id="write_bitstream"/>
- </Strategy>
- <GeneratedRun Dir="$PRUNDIR" File="gen_run.xml"/>
- <ReportStrategy Name="Vivado Implementation Default Reports" Flow="Vivado Implementation 2018"/>
- <Report Name="ROUTE_DESIGN.REPORT_METHODOLOGY" Enabled="1"/>
- </Run>
- </Runs>
- <Board/>
- </Project>
|