pfaure/Processeur
1
0
複製 0
程式碼 問題管理 合併請求 版本發佈 Wiki Activity

Clean

瀏覽代碼
This commit is contained in:
Faure Paul 2022-06-27 21:48:05 +02:00
父節點 6eca866e43
當前提交 e46d1700b3
共有 1 個文件被更改，包括 2 次插入 和 2 次删除
Show stats Download patch file Download diff file Expand all files Collapse all files

4
Processeur.srcs/sources_1/new/System.vhd
查看文件

@ -137,7 +137,7 @@ architecture Structural of System is
signal clavier_STD_OUT_Av : STD_LOGIC := '0'; -- Sortie disponible depuis le Clavier
signal clavier_STD_OUT_Int : STD_LOGIC := '0'; -- Type de la sortie (entier ou ASCII) depuis le Clavier
constant SECURISED : boolean := false; -- Booléen de sélection entre la version sécurisée et non sécurisée
constant SECURED : boolean := true; -- Booléen de sélection entre la version sécurisée et non sécurisée
begin
@ -148,7 +148,7 @@ begin
-- Generation du pipeline en fonction de la condition sécurisé ou non
instance: if (SECURISED) generate
instance: if (SECURED) generate
instance_securisee : entity work.Pipeline
generic map (Nb_bits => 16,
Instruction_En_Memoire_Size => 53,