Processeur securisé acceleré

This commit is contained in:
Paul Faure 2021-06-23 18:06:26 +02:00
parent ca762f57c7
commit a70b442150
2 changed files with 3 additions and 9 deletions

View file

@ -203,7 +203,7 @@ begin
locked <= true; locked <= true;
end if; end if;
compteur <= compteur + 1; compteur <= compteur + 1;
if (compteur + 1 = to_integer(unsigned(Instruction_courante (3 * Nb_bits - 1 downto 2 * Nb_bits)))) then if (compteur + 1 = to_integer(unsigned(Instruction_courante (3 * Nb_bits - 1 downto 2 * Nb_bits))) * 1000) then
Pointeur_Instruction <= Pointeur_Instruction + 1; Pointeur_Instruction <= Pointeur_Instruction + 1;
compteur <= 0; compteur <= 0;
end if; end if;

View file

@ -56,17 +56,11 @@ architecture Structural of System is
-- signaux auxiliaires -- signaux auxiliaires
signal my_RST : STD_LOGIC; signal my_RST : STD_LOGIC;
signal my_CLK : STD_LOGIC; signal my_CLK : STD_LOGIC;
signal buff_CLK : STD_LOGIC;
begin begin
-- Premier diviseur de clock -- Diviseur de clock
clk_div : Clock_Divider clk_div : Clock_Divider
port map (CLK_IN => CLK, port map (CLK_IN => CLK,
CLK_OUT => buff_CLK);
-- Second diviseur de clock
clk_div_2 : Clock_Divider
port map (CLK_IN => buff_CLK,
CLK_OUT => my_CLK); CLK_OUT => my_CLK);
-- Le processeur, augmentation de la taille de la mémoire d'instruction -- Le processeur, augmentation de la taille de la mémoire d'instruction