Browse Source

Processeur securisé acceleré

Paul Faure 3 months ago
parent
commit
a70b442150

+ 1
- 1
Processeur.srcs/sources_1/new/Etage1_LectureInstruction.vhd View File

@@ -203,7 +203,7 @@ begin
203 203
                             locked <= true;
204 204
                         end if;
205 205
                         compteur <= compteur + 1;
206
-                        if (compteur + 1 = to_integer(unsigned(Instruction_courante (3 * Nb_bits - 1 downto 2 * Nb_bits)))) then
206
+                        if (compteur + 1 = to_integer(unsigned(Instruction_courante (3 * Nb_bits - 1 downto 2 * Nb_bits))) * 1000) then
207 207
                             Pointeur_Instruction <= Pointeur_Instruction + 1;
208 208
                             compteur <= 0;
209 209
                         end if;

+ 2
- 8
Processeur.srcs/sources_1/new/System.vhd View File

@@ -56,17 +56,11 @@ architecture Structural of System is
56 56
     -- signaux auxiliaires
57 57
     signal my_RST : STD_LOGIC;
58 58
     signal my_CLK : STD_LOGIC;
59
-    signal buff_CLK : STD_LOGIC;
60 59
         
61
-begin
62
-    -- Premier diviseur de clock
60
+begin              
61
+    -- Diviseur de clock
63 62
     clk_div : Clock_Divider
64 63
     port map (CLK_IN => CLK,
65
-              CLK_OUT => buff_CLK);
66
-              
67
-    -- Second diviseur de clock
68
-    clk_div_2 : Clock_Divider
69
-    port map (CLK_IN => buff_CLK,
70 64
               CLK_OUT => my_CLK);
71 65
               
72 66
     -- Le processeur, augmentation de la taille de la mémoire d'instruction

Loading…
Cancel
Save